关于i2s使用并口问题,i2s_parallel PLL_D2_CLK APLL_CLK频率怎么设置

esp32new31
Posts: 1
Joined: Sat Aug 06, 2022 4:41 am

关于i2s使用并口问题,i2s_parallel PLL_D2_CLK APLL_CLK频率怎么设置

Postby esp32new31 » Sat Aug 06, 2022 5:06 am

//Initialize I2S parallel device.
//并行数据引脚,数位宽度,时钟等等
i2s_parallel_config_t i2scfg={
//.gpio_bus={2, 4, 5, 9, 10, 16,
.gpio_bus={2, 4, 5, 9, 10, 16, 17, 32, 33, 18, 19, 21, 22, 23,
#ifdef showDebugPulse
-1, -1
#else
25, 26
#endif
},
.bits=I2S_PARALLEL_BITS_16,
//.bits=I2S_PARALLEL_BITS_8,
//.clkspeed_hz=3333333, //3.33 MHz
.clkspeed_hz=6200000, //3.33 MHz

其中并未提及PLL_D2_CLK APLL_CLK频率怎么设置,官方除了cpu这块可以设置,并不提及外设是如可设置PLL_D2_CLK APLL_CLK
FabGL 可以轻松使用 PLL_D2_CLK APLL_CLK 做并行数据,官方怎么看都看不到相关例子,
是否有高手提供下 FabGL 相关i2s 并行数据处理的 esp-idf 的例子。
看了将近一个月的资料:
官方的汇编都没有,idf 如何用汇编来 做项目?
C 和c++ 一起混,太乱了。
整个文档相关联都没有,手册介绍汇编,官网介绍c 和 c++,看手册来做项目根本不行。
本人新手,c51相当熟,到这里直接翻车。无语

Who is online

Users browsing this forum: Baidu [Spider] and 56 guests