ESP32-WROOM-E原理图设计问题

memory
Posts: 3
Joined: Fri Mar 31, 2023 1:40 am

ESP32-WROOM-E原理图设计问题

Postby memory » Fri Mar 31, 2023 5:50 am

我是刚开始接触原理图绘制,可能问的问题有点简单,希望有人解答一下。主要是看了官方文档的外设电路设计,有几个地方不懂:
1.R3和R5的电阻是0R吗,为什么要加上NC呢?
2.IO12必须保持低电平是什么意思,用不到的话需要接地吗?
3.R2的阻值标的是0,也是0R吗,那为什么不直接不加电阻呢?
4.boot是烧入程序的时候拉高,运行的时候接地吗?
5.ESR = MAX. 70KR是什么意思?
6.我看引脚U2RXD是IO16,可是外围电路设计里又提到IO16应该拉高并且不被使用,我需要两个uart,第三个在管脚定义里没找到,那咋整?
Attachments
d0c4b3d73dd640ff4d77cce6a25f538.png
d0c4b3d73dd640ff4d77cce6a25f538.png (156.45 KiB) Viewed 1545 times

ESP_LJH
Posts: 384
Joined: Tue May 18, 2021 9:21 am

Re: ESP32-WROOM-E原理图设计问题

Postby ESP_LJH » Fri Apr 07, 2023 12:14 pm

1. NC 就是不上件,因为 32768 晶振不是必须的
2. IO12 因为是 strapping 管脚,拉低的时候 VDD_SDIO 为 3.3 V,不用可以悬空
3. 意思是放一个串联电阻,阻值根据实际情况决定,初始就用 0
4. 拉低下载,运行为高,这个请看下规格书前面的 strapping 管脚章节
5. 这个就是晶振的规格中一个参数,可以找个晶振规格书看下
6. UART 可以任意配置的

memory
Posts: 3
Joined: Fri Mar 31, 2023 1:40 am

Re: ESP32-WROOM-E原理图设计问题

Postby memory » Thu Apr 13, 2023 2:09 pm

我按照上述原理图焊接完成了,但是发现不能烧入程序,请问已经焊接完成的情况下想下载程序应该怎么做呢?我是通过USB转TTL电平的串口来下程序的。

ESP_LJH
Posts: 384
Joined: Tue May 18, 2021 9:21 am

Re: ESP32-WROOM-E原理图设计问题

Postby ESP_LJH » Tue Apr 18, 2023 9:01 am

你先要保证电流满足条件,保证下载的 strapping 管脚电平都正确,然后在 UART0 串口看到的 log 能出现 waiting for download,说明没问题了,可以下载了。

Who is online

Users browsing this forum: No registered users and 14 guests